ULN2803A - 达林顿晶体管阵列
ULN2803引脚配置
uln2803.是一个18个引脚IC,可在各种包装中使用。下面给出每个销的描述。
PIN码 |
描述 |
达林顿阵列的基地连接 |
|
1 |
1B底座的第一晶体管 |
2 |
2B-第二晶体管的底座 |
3. |
3B-第3晶体管的基础 |
4. |
4B-第4晶体管的基础 |
5. |
5B-第五晶体管的底座 |
6. |
6B-第6晶体管的基础 |
7. |
7B-第7晶体管的底座 |
8. |
8B-第8晶体管的底座 |
共享终端 |
|
9. |
所有晶体管的GND-发射器 |
10. |
用于反激二极管的共同阴极(否定)节点。 |
达灵顿阵列的收集器连接 |
|
11. |
8晶体管的8C集电极 |
12. |
7个晶体管的集电体 |
13. |
6晶体管的6C集电极 |
14. |
5晶体管的5C集电极 |
15. |
4个晶体管的集电器 |
16. |
3C-Collector 3thtransistor |
17. |
2个晶体管的C集电极 |
18. |
1晶体管的1C集电极 |
ULN2803功能和规格
- 每个达林顿晶体管的收集器和发射器之间允许的最大电压:50V
- 每个Darlington晶体管的最大电流允许的槽收集器:500mA
- 每个达林顿晶体管的基础和发射器之间允许的最大电压:30V
- 每个Darlington晶体管的最大电流允许槽反激二极管:500mA
- 典型的上升时间:130ns
- 典型的下降时间:20us
- 工作温度:-65°C至150°C
- 没有额外的电源需要用于芯片以使其工作。
笔记:完整的技术信息可以在其中找到uln2803数据表链接在本页底部。
ULN2803等效IC.
ULN2803没有PIN替换器,但有类似的功能ICULN2003,uln2004。你可以改造八个达洛涅格顿晶体管或八个Mosfets.替代ULN2803。
在哪里使用uln2803 ic
为了理解这一点使用uln2803.考虑:
情况1:在哪里需要使用来自控制单元的逻辑控制归纳负载。榆木2803 IC中的Darlington阵列仅仅充当八个单独的开关,可以单独触发和关闭。每组都可以驱动从控制单元的高功率负载拍摄逻辑。
案例2:您想要多次加载的地方。ULN2803可以同时驱动八个负载。虽然使用MOSFET或晶体管就足够了,但是在船上放置八个设备将变得麻烦。因此,使用ULN2803最适合更换散装交换设备。
案例3:可编程负载共享。当我们有一个大功率负载和一个低功率负载时,我们可以将多个阵列平行连接在一起以驱动高功率负载。
如何使用uln2803?
如前所述,ULN2803具有八个达格利顿阵列,可用作八个开关设备。简化的内部结构可以如下给出。这里每个都不代表达里尔顿晶体管设置。
现在让我们选择一名达莱龙转车师。我们将有这样的东西:
简化图达林传输司机可以给出:
从这里,你可以看到每个Darlialon Array.可用作单功率晶体管。所以我们可以说我们有八个驻留在ULN2803中的电源晶体管。
为了理解,考虑电路:
如图所示,电动机连接到一个达莱常电机的集电极。并且反激二极管连接到电池正,以反馈电动机的电感电压尖峰回到电压源。GND(发射器)连接到源负数。
在正常情况下,电机将关闭,并且完全电压出现在晶体管上。当基座提供电源时,晶体管将开启。当晶体管接通电流后,电流电流通过电机,并达到接地。电流流动电机旋转。
当基本电源接地时,晶体管关闭。随着电机的晶体管停止旋转。
这样,我们可以单独使用每种八个达莱蒙数组。
ULN2803的切换时间
在正常情况下,您无需考虑ULN2803 IC的开关延迟。这些延迟是ULN2803的响应时间延迟。只有在切换频率超出2MHz时,才需要考虑这些延迟。
当切换频率转到晶体管时,我们需要考虑ULN2803的两个参数。这两个参数是Risetime(TPHL)和次数(TPLH)。
在图中,当晶体管接通时,voh变为低电平,当接收器关闭时VOH变为高电平。在另一个感觉中,它是晶体管上的电压,它代表了达里尔顿晶体管的状态。
如图所示,考虑晶体管的基极被提供电力。晶体管导通,图表中的VOH变为低电平。但正如您在图表中看到的那样,提供逻辑输入和voh的时间延迟。提供响应的这种延迟称为riseTime(TPHL)。riseTime(TPHL)是130ns。
类似地认为基本电源是截止的,达林顿晶体管被关闭。但正如您在图表中看到的那样,逻辑输入之间的时间延迟低电平,并且voh在输出处高。提供响应的这种延迟被称为下降时间(TPLH)。秋季时间(TPLH)是20ns。
每个循环总数为150ns。必须在较高频率下考虑这些延迟以消除错误。
应用程序
- 继电器司机
- 锤子司机
- 灯司机
- 显示驱动器(LED和气体放电)
- 线路司机
- 逻辑缓冲区
2D模型和尺寸